مدار الكترونيك (دانلود رایگان)
دسته بندي :
انسانی »
علوم کامپیوتر
لینک دانلود و خرید پایین توضیحات
دسته بندی : وورد
نوع فایل : word (..doc) ( قابل ويرايش و آماده پرينت )
تعداد صفحه : 3 صفحه
قسمتی از متن word (..doc) :
طي چند دهه اخير ،مدارهاي الكترونيكي پيشرفت قابل ملاحظه‌اي داشته‌اند . با پيچيده‌تر شدن هرچه بيشتر اين مدارها ،نياز به يافتن روشهايي است كه سيستم‌ها را بتوان با مجتمع سازي و جزئيات بيشتر طراحي و پياده‌سازي نمود . قطعات قابل برنامه‌ريزي و FPGA ها ،آي‌سي‌هايي هستند كه به تبع اين پيشرفت‌ها به بازار عرضه شده‌اند . هزينه ساخت كم
و جزئيات زياد اين آي‌سي‌ها نسبت به حجم آنها ،همچنين قابليت برنامه‌ريزي شدن اين قطعات بوسيله برنامه‌هاي نرم افزاري معمول و يا نرم‌افزارهاي طراحي شماتيك باعث افزايش كاربرد اين قطعات شده است . چنين پيش‌بيني مي شود كه با وجود اين پيشرفت ،اينده در تسخير اين قطعات قرار گيرد تا جائيكه بتوان وسيله آنها تمامي يك سيستم پيچيده را به سادگي طراحي
و اجرا نمود .
زبان‌هاي توصيف سخت‌افزاري
مروري بر HDL
HDL (زبان توصيف سخت‌افزاري ) روش توسعه يافته‌اي از توصيف رفتار سيستم‌هاي منطقي به وسيله روابط منطقي است . اين زبان‌ها بسياري از مشخصه‌هاي روابط منطقي
و روابط حالت را در درون خود دارند . در اين قسمت بيشتر تمركز ما بر روي زبان VHDL است كه امروزه به عنوان استاندارد صنعتي MIL STD 454L معرفي شده است و تمامي طرح‌هاي ASIC مربوط به دپارتمان دفاع ايالت متحده آمريكا بايد طبق اين زبان استاندارد نوشته شوند .
اين زبان به عنوان قسمتي از پروژه VHSIC (مدارهاي مجتمع با سرعت خيلي بالا ) ارائه شده است و به وسيله آن مي توان ASICهاي پيچيده را بدون مراجعه به تكنولوژي مشخصي ،تعريف و شبيه‌سازي نمود . زماني كه يك مدار به وسيله اين زبان تعريف مي گردد . مي توان آنرا به هر پروسه منطقي و يا بر روي ماژول‌هاي طراحي شده توسط هريك از توليدكننده‌هاي ابزارهاي منطقي انتقال داد .
زبان توصيف سخت افزاري VHDL
(VHSIC HDL) VHDL يك سيستم منطقي را بصورت ساختار بالا به پائين توصيف
مي كند . براي بدست آوردن توصيفي از يك سيستم به صورت ساختار بالا به پايين ،سيستم را به صورت مجموعة اي از زيرسيستم‌ها تقسيم مي كنيم كه بوسيله يك سري رابطه به هم متصل مي گردند هريك از اين زيرسيستم‌هاي بالايي را مي توان به توابع و زيرسيستم‌هاي كوچكتر تقسيم كرد . اين عمل همچنان ادامه مي يابد تا به پائين ترين سطح را سيستم دست بيابيم كه در اين سطح هريك از سيستم ها را مي توان بوسيله گيت‌ها و ماژول‌هاي آماده ديگر طراحي نمود .
به اين ترتيب ، بدليل آنكه هريك از طبقات اين ساختار منطقي به صورت يكتا مشخص شده‌اند ، هريك از آنها را ميتوان به تنهايي شبيه‌سازي نمود و تابع منطقي اجرا شده بوسيله آنها را آزمايش كرده و خطاهاي احتمالي را برطرف نمود . ابتدا صحت عملكرد پايين ترين طبقه اين سيستم را آزمايش كرده و با تركيب زير سيستم‌هاي پايين تر به زيرسيستم‌هاي پيچيده تر مي رسيم تا جائيكه به طرح سيستم موردنظر كه در بالاترين طبقه اين ساختار وجود دارد برسيم . پس از انجام اين عمل ، به مرحله تركيب مي رسيم كه در آن كل طرح را پياده كرده وسپس براي بدست آوردن پارامترهاي زماني آن ،عمل شبيه‌سازي را انجام مي دهيم .
اين طرح سلسله مراتبي به طراح اجازه مي دهد تا بدون مشخص كردن نوع تكنولوژي ابزارهاي استفاده شونده و يا قسمت كردن طرح به ابزارهاي مختلف ،بتوان سيستم را به طور كامل تعريف نمود . به اين ترتيب ، مي توان يك سيستم كامل را بدون مشخص كردن يك ابزار هدف خاص تعريف و آزمايش كرد . ماژول‌ها به صورت جداگانه طراحي مي شوند و مي توان از آنها در طرح‌هاي آينده نيز استفاده نمود ؛ به عبارت ديگر ، براي هر طرح كتابخانه‌اي از توابع وجود دارد كه مي توان آنها را براي استفاده آينده ذخيره كرد . در اين پروژه نيز از توابع و جداول و كتابخانه‌هاي مجتمع تحت عنوان